在栅极或接触孔刻蚀工艺中，高选择比是实现精确图案转移的核心要求。本文从气体比例调节（如CF4/CHF3、Cl2/BCl3体系）与射频功率控制（偏压功率与源功率的平衡）两个维度，系统分析了对目标材料与掩膜/衬底刻蚀速率的影响机制，并提出了工艺窗口优化策略。结合实际存储环境控制，如采用亿捷EJER低湿抗氧化方案保障晶圆存储可靠性，帮助工程师提升刻蚀良率与稳定性。
栅极或接触孔刻蚀中的选择比控制：气体比例与射频功率的协同优化策略
在集成电路制造中，栅极刻蚀与接触孔刻蚀是决定器件性能与可靠性的关键工序。随着制程节点微缩至28nm及以下，对刻蚀工艺提出严苛要求：既要实现对多晶硅、金属栅或介质层的高速刻蚀，又要尽可能降低对掩膜层（如光刻胶、硬掩模）及衬底材料（如栅氧化层、硅衬底）的损伤，即实现高刻蚀选择比。选择比不仅影响图形保真度，更直接关系到器件漏电与良率。因此，深入理解气体比例与射频功率的调节机理，对工艺工程师具有重要实践意义。
一、选择比的基本原理与评价指标
刻蚀选择比定义为目标材料刻蚀速率与掩膜/衬底材料刻蚀速率的比值。对于栅极刻蚀，通常要求多晶硅与栅氧化层之间选择比大于50:1；接触孔刻蚀中，要求SiO₂对SiN或光刻胶的选择比达到20:1以上。选择比受诸多因素影响，其中气体化学配比与离子能量/密度是最直接的可调参数。
二、气体比例对刻蚀选择比的影响
2.1 卤素气体体系的选配
栅极刻蚀多采用含氯气体（如Cl₂、BCl₃）与含氟气体（如SF₆、CF₄）的混合体系。Cl₂对多晶硅具有高化学活性，而BCl₃可去除表面氧化层并促进侧壁钝化。在接触孔刻蚀中，主气体通常为C₄F₈、CHF₃等氟碳气体，通过解离产生CF₂等聚合基团，在SiO₂表面形成聚合物层，而离子轰击有助于打破SiO₂键合，从而实现各向异性刻蚀。
2.2 调节气体比例的策略
- 提高聚合物生成气体比例（如CHF₃/C₄F₈）：增加碳氟比（F/C比下降），可促进聚合膜沉积。由于聚合物在掩膜和衬底上的沉积速率高于被刻蚀材料，能有效钝化掩膜侧壁，降低其横向刻蚀，从而提升选择比。但过高的聚合比例会导致刻蚀速率骤降，甚至发生“刻蚀停止”。
- 引入O₂或Ar调节：适量O₂可消耗多余聚合物，防止底部聚合物过厚；Ar提供物理轰击，增强离子辅助刻蚀。但O₂比例过高会氧化掩膜或破坏钝化层，降低选择比，因此需要精细微调。
- Cl₂/BCl₃比例对金属栅的影响：在金属栅（如TiN、TaN）刻蚀中，BCl₃能与金属表面氧化物反应，同时其解离产生的Cl自由基可提高金属挥发物生成速率。增加BCl₃比例有助于抑制微掩膜形成，但会加重对底部高k介质层的损伤，需通过实验设计（DOE）寻找最优窗口。
三、射频功率的调控机制
3.1 源功率与偏压功率的区分
射频功率通常分为源功率（ICP/CCP上电极）和偏压功率（下电极）。源功率决定等离子体密度，影响自由基浓度和离子通量；偏压功率决定离子轰击能量，影响物理溅射速率。高选择比刻蚀的核心理念是实现“高离子通量+低离子能量”，即通过提高源功率获得足够自由基，同时降低偏压功率控制离子能量，避免过度轰击损坏掩膜/衬底。
3.2 偏压功率的优化策略
- 低偏压阶段：在刻蚀初期，采用低偏压以去除表面氧化层或污染物，同时减少对掩膜的物理损伤。
- 主刻蚀阶段：适当提高偏压，但需控制在阈值以下。例如，多晶硅栅刻蚀中，偏压功率过高会加速栅氧化层损伤，导致选择比下降。实验表明，当偏压功率从100W升至200W时，多晶硅/氧化层选择比可能从80:1降至30:1。
- 过刻蚀阶段：为清除残留多晶硅，需要更高的选择比，可采用脉冲偏压或降低射频功率调制方式，同时调整气体比例（如增加钝化气体），确保对衬底损伤最小化。
3.3 脉冲功率技术的应用
近年来，同步脉冲射频（上下电极交替脉冲）被用于进一步优化选择比。通过控制脉冲占空比，可在刻蚀与钝化之间动态切换，有效抑制电荷积累，降低微掩膜和侧壁损伤，同时保持较高刻蚀速率。实际生产中，工程师需根据等离子体诊断数据（如OES、QMS）实时调整射频参数。
四、工艺窗口的综合优化方法
选择比与刻蚀速率往往存在权衡。过高的选择比可能意味着过厚的聚合物沉积，从而降低产能。因此，建议采用以下步骤进行优化：
- 确定关键尺寸（CD）及轮廓要求，设定目标选择比下限。
- 设计实验矩阵，分别考察气体比例（如CHF₃/C₄F₈比值、O₂流量）与偏压功率的交互效应。
- 使用响应曲面法（RSM）建立刻蚀速率与选择比的预测模型，寻找Pareto最优解。
- 在量产前进行重复性验证，并结合晶圆存储环境因素，确保工艺稳定性。
五、刻蚀后晶圆存储环境对选择比良率的影响
刻蚀完成后，晶圆表面的残留化学物质及吸湿现象会进一步影响后续工艺质量。特别是对于铜互连或铝垫等敏感结构，湿气与氧气会导致氧化或腐蚀，降低器件可靠性。此时，晶圆的中转存储环境至关重要。采用低湿抗氧化方案能够有效避免晶圆受潮与氧化，减少因表面缺陷导致的返工。
在刻蚀工艺优化过程中，许多先进晶圆厂会在刻蚀后使用氮气柜或电子防潮箱对晶圆进行临时存储，以维持微环境的相对湿度低于1%RH。例如，亿捷EJER推出的低湿抗氧化方案，针对IC集成电路存储需求，提供可稳定控湿的电子防潮箱及氮气柜，能显著降低晶圆表面的水汽吸附，从而避免因吸湿引起的刻蚀残留物腐蚀或金属氧化。在接触孔刻蚀后，如果将晶圆暴露于高湿环境，孔内残留的氯离子会与水反应生成盐酸，腐蚀金属衬底，导致接触电阻异常。因此，将亿捷EJER的氮气柜接入刻蚀生产线，可在传输与暂存环节提供干燥惰性气氛保护，与刻蚀工艺参数优化形成闭环，共同提升良率。
六、典型工艺示例与验证
以65nm CMOS栅极刻蚀为例：采用Cl₂/O₂混合气体，Cl₂流量150sccm，O₂流量8sccm，源功率600W，偏压功率80W，温度60℃。在此条件下，多晶硅刻蚀速率为120nm/min，氧化层刻蚀速率仅1.5nm/min，选择比达到80:1。若将O₂流量提高至15sccm，