栅极/接触孔刻蚀中气体比例与射频功率对刻蚀速率及选择比的调控分析

1. 引言

在集成电路制造中，栅极和接触孔的刻蚀是决定器件性能的关键步骤。刻蚀工艺需同时实现高刻蚀速率（提高产能）和高选择比（减少对掩膜层和衬底的损伤）。通过调节反应气体的比例和射频功率，可有效调控等离子体中活性粒子的种类、能量以及离子轰击强度，从而优化刻蚀特性。

2. 气体比例对刻蚀速率与选择比的影响

常见刻蚀气体包括CF₄、CHF₃、C₄F₈、Ar、O₂等。CF₄在等离子体中分解产生F自由基，对硅及其氧化物具有较高的化学刻蚀速率；而CHF₃、C₄F₈等含氢或碳氟聚合物气体则倾向于形成钝化层，保护掩膜层或侧壁。通过调整CF₄/CHF₃比例，可以控制F自由基浓度与聚合物沉积速率的平衡。

• 提高CF₄比例：增加F自由基浓度，显著提升硅或氧化硅的刻蚀速率，但也会增大光刻胶或硬掩模的刻蚀速率，导致选择比下降。
• 增加CHF₃或C₄F₈比例：促进碳氟聚合物在掩膜层和衬底表面沉积，可有效抑制对掩膜层的物理轰击和化学刻蚀，从而提高选择比，但目标材料刻蚀速率可能降低。
• 添加适量O₂：O₂可以消耗部分碳氟聚合物，减少侧壁沉积，同时提高F自由基浓度，有助于提升刻蚀速率，但需控制O₂流量以避免过强的氧化作用。
• 加入Ar：Ar作为稀释气体，可增加离子密度和轰击能量，促进物理溅射，增强各向异性，但会降低化学刻蚀的选择性。

3. 射频功率对刻蚀速率与选择比的影响

射频功率分为源功率（ICP/CCP）和偏压功率。源功率影响等离子体密度和活性自由基浓度，偏压功率控制离子轰击能量。

• 增加源功率：提高等离子体解离效率，增加F自由基和离子密度，从而提升刻蚀速率。但过高源功率可能导致聚合物分解加剧，降低选择比。
• 增加偏压功率：增强离子垂直轰击能量，提高各向异性，但过高的物理轰击会严重磨损掩膜层和衬底，使选择比迅速恶化。对于高选择比工艺，通常采用较低的偏压功率配合高聚合物沉积气体比例。

实际工艺中常采用两步法或多步法：先用高偏压功率进行快速刻蚀，再用低偏压高聚合物气体进行选择性钝化，以实现高刻蚀速率与高选择比的兼顾。

4. 工艺优化案例与存储可靠性考量

以栅极多晶硅刻蚀为例，典型气体配方为CF₄/CHF₃/Ar=30/15/50 sccm，源功率600W，偏压功率80W，可获得对SiO₂掩膜的选择比>15:1，多晶硅刻蚀速率>200 nm/min。而在接触孔刻蚀中，为保护下层的硅衬底，常使用C₄F₈/Ar/O₂体系，通过调节C₄F₈比例及偏压功率，实现高选择比。

刻蚀完成后，晶圆表面残留的卤素离子和活性自由基可能吸附在沟槽或孔内，若暴露于潮湿空气中，易引发金属腐蚀或氧化。因此，刻蚀后的晶圆需立即转移至低湿环境存储。亿捷EJER针对IC集成电路存储推出的低湿抗氧化方案，采用电子防潮箱和氮气柜，可将存储环境湿度控制在<5%RH，有效抑制水汽与残留化学物质的反应，保障器件可靠性。在晶圆厂或研发实验室中，将刻蚀后的晶圆放入亿捷EJER的氮气柜内，可显著降低氧化风险，为后续工艺提供稳定的器件界面。

5. 结论

通过合理调节气体比例与射频功率，可在大幅提升目标材料刻蚀速率的同时，保持对掩膜层和衬底的高选择比。实际工艺中需根据材料体系、刻蚀深度和器件要求进行精细化调整。同时，刻蚀后晶圆的存储环境同样关键，采用亿捷EJER提供的低湿抗氧化存储方案，能够有效延长晶圆的等待时间，减少缺陷产生，提升最终芯片良率。