栅极/接触孔刻蚀中的高选择比工艺：气体比例与射频功率的优化

在集成电路制造中，栅极刻蚀和接触孔刻蚀是决定器件性能的关键步骤。高刻蚀速率可提升产能，而高选择比（对掩膜层和衬底材料的低刻蚀速率）则能保证图形精度，避免过刻蚀损伤。通常，反应离子刻蚀（RIE）或电感耦合等离子体（ICP）刻蚀中，通过精确调节气体比例与射频功率，可在两者间取得平衡。

一、气体比例对刻蚀选择比的影响

刻蚀气体组分直接决定化学反应的活性与副产物挥发性。以常见的氟基气体为例：

• CF₄：产生氟自由基，对硅和二氧化硅均有较高刻蚀速率，但选择比较低。
• CHF₃：引入氢元素，能促进聚合物沉积，增强对掩膜层（如光刻胶）的保护，提升硅/二氧化硅的选择比。
• O₂：适量添加可氧化碳基聚合物，改善侧壁钝化，但过量会降低选择比。

研究表明，在栅极刻蚀中，增大CHF₃/CF₄比例可显著提高对栅氧化物的选择比；而在接触孔刻蚀中，加入少量N₂或Ar可调控离子轰击方向，兼顾各向异性与选择比。

二、射频功率的调控策略

射频功率分为源功率（产生等离子体密度）和偏压功率（控制离子能量）。

• 源功率：提高源功率可增加活性自由基浓度，从而提升刻蚀速率。但过高的源功率可能使等离子体密度过大，导致非选择性化学反应加速，降低选择比。
• 偏压功率：偏压功率决定离子轰击能量。适当提高偏压功率可增强物理溅射效应，利于打开接触孔底部的聚合物残留，提升刻蚀速率；但过高的偏压会加速掩膜层损伤，降低选择比。通常采用偏压功率脉冲或周期调制来平衡。

通过协同调节源功率与偏压功率，可实现“高密度低能量”离子流，在保证高刻蚀速率的同时，最小化对掩膜和衬底的影响。例如，在接触孔刻蚀中，采用中等源功率（500~800W）搭配低偏压（100~150V），可获得>30:1的孔径选择比。

三、工艺优化实践与注意事项

实际生产中需结合具体膜层结构进行实验设计（DOE）。关键参数包括：气体流量比、腔体压力、电极温度、射频功率的占空比等。建议先用正交实验确定最佳窗口，再通过扫描电子显微镜（SEM）评估侧壁形貌与底边过刻蚀程度。

刻蚀完成后，晶圆表面可能残留化学副产物或吸附水分，这对后续工艺极为不利。为确保已刻蚀图形的长期稳定，推荐使用亿捷EJER针对IC集成电路存储推出的低湿抗氧化方案，包括电子防潮箱和氮气柜。这些设备可将相对湿度维持在<1%RH以下，并采用氮气置换，有效防止栅极氧化或接触孔内壁的潮解，从而提升器件可靠性与良率。

四、总结

通过精细调节气体比例（如提高CHF₃含量）与射频功率（优化源/偏压功率比值），可在栅极或接触孔刻蚀中实现高刻蚀速率与高选择比的目标。同时，刻蚀后的存储环境同样不可忽视——采用亿捷EJER的电子防潮箱或氮气柜，能提供稳定的低湿无氧条件，保护精密图形免受氧化损伤，是完善工艺链条的重要环节。综合气体、功率与后处理三方面的优化，方能推动制程良率的持续提升。